USB2.0 + FIFO V1.0 Development board / FPGA / SLAVE FIFO / Saleae-USBee тази такса разработване приема структурата на USB + FPGA + SDRAM, че го прави с голяма гъвкавост и може да се използва широко в областта на събиране на данни, за събиране и показване на изображения , обработка на сигнали и други области, може да бъде разработена като високоскоростни периферни устройства USB 2.0 (включително firmware, драйвери, приложения, подходящи обучителни среда Keil C51, DDK, VC6), език за описание на оборудването (Verilog), среда за разработване на Altera Quartus,, разработване на NIOS II и технология за управление на SDRAM, високоскоростен пренос на данни и други средства за обучение.Тази такса развитие предоставя богати на процедури, които са платформа за разработка за разработчиците, за да започне работа и да се подобри.

I. Характеристики

1. отговаря на спецификациите USB2.0, стандарта за високоскоростен протокол за предаване 480 Mbps, съвместим с USB1.1

2. голям манипулатор CY7C68013A-128AXC серия кипарис EZ-USB FX2LP, включително повишен жило USB, високоскоростен жило 8051 и 16K RAM, интерфейс GPIF, slave интерфейс FIFO, предоставяне на всички видове предаване (isochronic, серия, прекъсване, контрол на предаването)

3. попълнете онлайн схема за отстраняване на грешки имитация, чрез е-windowed кейл оборва развитие на околната среда, можете да изпълните отстраняване на грешки имитация без емулатор

4. пълно внутрисистемное софтуерно решение, осигуряващо 8K байта памет на програмата (EEPROM), без да е необходимо програмист и, можете да си програмирате код на система за развитие през контролния Панел.

5. завършете програмата за зареждане в системата, изтеглете 64K байта към системата развитие чрез дистанционното управление

6. богатите ресурси на FPGA, модел cyclone II EP2C8Q208C8

7. epcs4 сериен чип конфигурация FPGA, обемът е повече от 4 време EPCS1, което е пълно с соотвествует сложни проекти

8. FPGA разширява парче SDRAM, номер на модела HY57V641620, който има достатъчно пространство буфер.

9. пълна китайската документация за разработване на софтуер и хардуер

10. до 30 тестови процедури, всяка от които внимателно обмислени и планирани, и представлява набор от шаблони, които можете да използвате на практика, с малки изменения.

11. Всички процедури се извършват с отворен код, без никакви резерви.Осигурени са съставени файлове на проекта, включително фърмуер, драйвери, Pld, приложения и т.н.

12. поддръжка на GPIF и се ръководят режим на предаване FIFO, поддръжка на 8-битов / 16-битов режим на гуми, осъществяване на непрекъсната връзка между крайната точка на FIFO и периферни устройства

На второ място, на хардуерните ресурси и функции

1. чип CY7C68013A-128AXC (128pin): с повишен в основата на 8051, основната честота на 48Mhz, с вътрешен 16K RAM

2. Cyclone II EP2C8Q208C8 FPGA, 8000 логически блокове, равностойни на 420 000 гейтам, може да се използва меко ядро Altera Nios и богата библиотека ПР за бързо внедряване на напълно програмируема система на един чип (SOPC)

3. EPCS4 сериен чип конфигурация FPGA, капацитетът на който е повече от 4 пъти EPCS1, което напълно отговаря на сложните изисквания на проектиране

4. FPGA разширява 64Mbit SDRAM, модел HY57V641620

5. специален двухчиповый източник на захранване LDO. AS1084 предоставя 3,3 на USB периферни устройства и FPGA.FAN1589 показва 1,2 В ядрото на FPGA.

6. активен Crystal 50М, осигурява JTAG и като интерфейс за конфигурация, и резервирует кристална пусковую площадка

Етикети: Altera fpga, 6wd кола, проектиране на платки, fpga, PLD xilinx, 4WD мотор, такса fpga, ксилинкс, престъпвам, 512 MB, f w.

Тип Сензор Holzer

Добавяне на отзив

Такса за разработване на USB2.0 + FIFO V1.0 / FPGA

Допълнителна иформация

Цена:290.45лв.

SKU: s37861

Отзиви: